招聘崗位
工作地點
學(xué)歷要求
招聘人數(shù)
發(fā)布時間
1. 負責(zé)自研DSP外設(shè)驅(qū)動庫的設(shè)計及C程序?qū)崿F(xiàn)
2. 配合芯片驗證部門進行芯片F(xiàn)PGA硬仿驗證
3. 負責(zé)自研DSP芯片的示例教程開發(fā)
1.本科或研究生學(xué)歷,自動控制、物聯(lián)網(wǎng)工程、計算機科學(xué)與技術(shù)及其他與嵌入式開發(fā)相關(guān)專業(yè)優(yōu)先。
2.熟練掌握微處理器(DSP\MCU)芯片ADC、PWM、UART等常見外設(shè)原理及驅(qū)動開發(fā)、應(yīng)用設(shè)計能力。
3.熟練掌握微處理器裸機嵌入式C語言開發(fā)、1年以上工作相關(guān)經(jīng)驗。
4.有芯片公司嵌入式部門從業(yè)經(jīng)歷優(yōu)先。
1、 負責(zé)數(shù)字芯片系統(tǒng)設(shè)計、數(shù)字模塊設(shè)計,包括RTL編碼,仿真,綜合和時序分析等;
2、 配合驗證部門數(shù)字芯片系統(tǒng)驗證、數(shù)字模塊驗證,和應(yīng)用工程師一起完成系統(tǒng)測試任務(wù) 。
1、 計算機、電子工程、微電子或相關(guān)專業(yè)本科及以上學(xué)歷;
2、 熟悉數(shù)字芯片/SOC設(shè)計和開發(fā)流程,熟練掌握Verilog/VHDL硬件描述語言;
3、 具有豐富的testbench編寫經(jīng)驗、調(diào)試經(jīng)驗及芯片驗證經(jīng)驗;
4、 3年+相關(guān)工作經(jīng)驗, 有MCU設(shè)計經(jīng)驗優(yōu)先。
1.參與芯片定義,確定模擬電路整體架構(gòu),獨立完成電路的建模、設(shè)計、仿真、驗證等工作
2.編寫模擬電路的技術(shù)文檔
3.規(guī)劃版圖布局,指導(dǎo)和協(xié)助layout工程師完成版圖設(shè)計,確保版圖達到電路設(shè)計的要求
4.與測試工程師合作制定測試規(guī)范,完成芯片模擬電路的測試
5.協(xié)助應(yīng)用工程師,現(xiàn)場應(yīng)用工程師解決芯片量產(chǎn)中的問題
6.與數(shù)字工程師定義數(shù)模接口信號等。
1. 本科以上學(xué)歷,專業(yè)課學(xué)過模擬電路、數(shù)字電路、信號與系統(tǒng),對模擬電路感興趣,沉心啃過模電三本經(jīng)典之一。
2. 對模擬電路基本模塊有一定程度了解或?qū)嵅僭O(shè)計經(jīng)驗,如OP\LDO\bandgap\Osc\ADC\DAC等。
3. 熟悉EDA工具Virtuoso/Calibre/Cadence和linux平臺等,熟悉并深刻理解CMOS工藝。
4. 有模擬/混合信號IC設(shè)計電路開發(fā)經(jīng)驗者、或CMOS芯片的成功流片經(jīng)驗者優(yōu)先
1.數(shù)字信號處理電路設(shè)計
2.負責(zé)芯片的IP集成以及頂層邏輯設(shè)計
3. 負責(zé)組織RTL代碼綜合、時序分析和后端版圖設(shè)計的交互工作
4.協(xié)同驗證部門工作。
1.碩士及以上(優(yōu)秀本科亦可),微電子、電子信息工程、電子科學(xué)與技術(shù)、集成電路等相關(guān)專業(yè),二年以上相關(guān)工作經(jīng)驗;
2.能夠熟練編寫Verilog代碼,熟悉TCL及Perl腳本語言;
3.有多次成功數(shù)字電路流片經(jīng)驗,有綜合、DFT經(jīng)驗者優(yōu)先。